7納米制程以下半導體業怎樣走？
神州視覺AOI​與您分享7納米制程

    如今，全球搶先芯片制造商如今都在做著向10納米制程過渡的準備。一同，7納米甚至5納米技術制程也致使業界的強力注重，格外是為了防止4次圖形曝光光刻技術帶來的高昂本錢，需要對于選用EUV光刻的本錢效益進行評價。

選用遷移率更大的材料是個好思路
    高通公司認為，從計劃業角度首要注重的疑問是瞬時和移動處理中持續的立異。在晶體管方面，因為10納米制造技術與14納米十分相似，但是非�；蛟S要改動溝道的材料。而到7納米節點時，將有更多立異的轉折點，包括在水平陣列中選用環柵(GAA)納米線，以及到5納米時不可防止要選用地道FET和III-V族元素溝道材料和垂直納米線。顯著，將來器件的自熱疑問(self-heating)將是很大的應戰。不管怎樣，在構成晶體管結構的前道技術中產業界已經有多個選項，情況相比照照豁達，但是在后道技術中的金屬互連等，將來將一定是技術瓶頸。
    IBM公司認為嵌入式存儲器中加速展開增加邏輯功用將帶來利益，作為一個特例，可通過芯片級的最優化來完結進步到系統級的功用。在7納米及以下的轉折點時將推動碳納米管(CNT)成為最小的功用器件�？紤]到將來器件在芯片標準減小方面會受到限制，有必要選用新的材料與新的器件結構及多種技術進行集成。除此之外金屬互聯層技術方面的艱難會越來越大，因為接觸面積的減少會致使接觸電阻的增加，進而影響電路。
    格羅方德提出在5納米節點時的技術技術政策如下：比照于7納米，面積可減小50%;柵的間隔為30納米及M1互連層的線間隔為20納米。為了達到此政策，格羅方德的本錢模型中需要選用0.5NA的EUV光刻設備。即使大多數光刻可以選用Directed Self-Assembly(DSA)自對準技術，但是為了減少掩膜的運用數量等需要EUV光刻及早地參與。
    從器件功用看，不管選用FinFET仍是納米線結構，目的都是為了增大晶體管的驅動電流，但是在移動運用中怎樣能完結?改動溝道材料，選用載流子遷移率更大的材料是個好思路，但是怎樣與硅平面技術集成是一大應戰。大概的本錢核算，假如要完結5納米技術節點，而且要持續推動晶體管增加和本錢降低，有必要運用EUV光刻，否則因為多次曝光技術需要的掩膜數量上升會增加許多本錢。還有一個可行的辦法，選用7納米制程，再用堆疊技術把多層芯片堆疊在一同。
    需要精細材料工程的協作
    為何靜電電壓方針成為將來器件的關鍵因素?它能擊穿PN結，使漏電流增大。因為在表面和一樣體積內PN結的靜電電壓太高，致使對于任何5納米節點器件的寄生效應會變得非�；罱j。
    在7納米時寄生電容會占到芯片總電容的75%。將來器件的趨勢是由平面2D到3DFinFET，再到納米線結構，意味著晶體管相對的表面積會成比例增加，致使對于表面缺陷以及界面騙局極大地增加活絡性。跟著技術標準越來越小，有必要相應地降低工作電壓以及減少工作電流，終究成果是有用的載流子數量減少，而致使缺少推動電路正常工作的才干。與III-V族FinFET技術及納米線結構比照中已得到證實。因為2D平面CMOS柵的標準減小已不或許持續，所以在5納米時有必要選用3D垂直的晶體管結構，才可以堅持柵長在20納米，以及柵間隔在30納米。
    從器件結構考慮在7納米以下時仍有許多不可知，或許不確定性，因此對于設備及技術需要留心以下四個方面疑問：

1.全部全部與界面有關需要精細材料工程的協作;

2.薄膜淀積可以選用原子層淀積(ALD)或許選擇性薄膜，甚至與晶格匹配的技術;

3.選用干法，選擇性去掉及直接自對準辦法來定義圖形;

4.3D技術結構意味著高縱橫比技術及非平衡態技術。

    舉例來說，如非平衡態技術用在單片快速熱退火(RTA)中，今天RTA的技術時間僅納秒數量級，但是它供應了一樣的，甚至優于平衡態技術的功用。在鈷襯銅線帶選擇性鈷帽的技術中，它的載流子電遷移率與之前技術最佳成果比照可進步10倍，閃現選用精細材料工程可用來處理標準減小帶來的器件功用退化疑問。
    晶體管密度增加仍有潛力
    7納米及以下技術有必要選用新的材料，并能操控它。格外在5納米制程時是原子級的精度，因此要開發新的技術，并能完結高的可靠性。將來器件標準越來越小要堅持其功用的完整性，有必要考慮從溝道、接觸、柵或許互連材料等方面改動。
    半導體業在標準減小及晶體管密度增加方面仍有許多的潛力。盡管二維減小已達經濟上的極限，初步向三維結構過渡。為了持續地降低每個功用的本錢，有必要面臨異構集成中的許多應戰，因此請求計劃與制造愈加緊密地協作。在CMOS技術今后對于新的器件仍有許多的候選者，如自旋電子或許地道FET或許量子點結構。
    為何到今天停止，半導體業仍選用硅材料的CMOS技術?因為它的生態鏈，包括從計劃到制造仍具有經濟價值，能降低本錢�？梢哉J為選用CMOS技術對于半導體業好像中了頭彩一樣。盡管多年來業界曾企圖拋棄它，改動CMOS技術，但是實習的成果都不成功。猜想CMOS技術仍將持續下去，直到原子級的極限。


本文摘自：http://mp.weixin.qq.com/s?__biz=MjM5MzI1Njc1Mw==&mid=207127556&idx=2&sn=c88c37659ba0db5d0d7a8cd4486eb68a#rd